此外，在系统PCB设计中，粗略评价速度，并在能够的状况下恰当改动元件的选择，也可以降低功率。
　　下列方案可供选择：
　　1.降低任务电压。当电压从5V降低为3V时功耗将削减60%。
　　2.采用智能电源。在系统中添加恰当的智能猜测、检测，并仅在需求时才对系统供电。很多膝上型电脑及其电源治理就具有这种非凡的机制，只给需求任务的电路加电，并在不用要时降低时钟速度。
　　3.采用较低的时钟速度。因为CMOS电路中功率是开关频率的函数，因而较低的时钟速度下器件的功耗也较小。
　　4.对输入旌旗灯号作出限制。在模仿电路(包罗A/D转换器)中，限制输入旌旗灯号的带宽有助于削减对高速电路的要求，假如有能够降低A/D转换器的速度,也能削减功耗。
　　5.对I/O进行设置，使它只在任务时耗费功率。但从不任务形态到任务形态的转换需求较长的工夫，别的一个反作用是能够发生与输出电路有关的额定漏电流，使输出电压降至电源的一半，并使其它输出电路处于很高的漏电穿插任务区域。
　　6.扩展输出局限。关于很多ASIC来说，设计输出电路仅用于驱动一个规范IC。经过从新调整电路使其足以驱动封装和板上的寄生元件，并留出电扇负载的平安余量，如许可以减小输出电路尺寸和功率。
　　7.改用其它技能。BiCMOS电路综合了CMOS器件和双极性器件的长处，它是工艺复杂性更高以及本钱更高的最佳折中方案。GaAs器件也能知足较低功耗和较高速度的要求，合用于那些以速度为首要设计目的的高价系统。